You are here: Home / Projects / QA Farm Realtime / CPUs under test / 
2018-08-16 - 00:33

Dates and Events:

SPS IPC Drives 2018
27.11. - 29.11.

Embedded World 2019
26.02. - 28.02.


Number of cores/hyperthreads and bogoMIPS (by cores) - (x86 CPU strings)

BoxArchCoresMHzBogo​MIPSEffective
r2s1arm​v5tejl1 x 120019915.08. 13:23
r8s1i5861 x 130060115.08. 14:03
r2s5ppc1 x 13966626.01. 13:22
ras7ppc1 x 13966515.08. 14:16
r5s8ppc1 x 1400263715.08. 13:49
r4s8arm​v7l1 x 140039815.08. 13:39
r2s8ppc1 x 14006615.08. 13:25
r4s8sarm​v7l1 x 140039815.08. 13:40
r8s6arm​v7l1 x 150049815.08. 14:06
r4s5arm​v7l1 x 1500015.08. 13:37
r4s3i5861 x 150099615.08. 13:36
ras4arm​v7l1 x 150039815.08. 14:14
r5s7sarm​v7l1 x 15284815.08. 13:48
r5s7arm​v7l1 x 15284815.08. 13:47
r3s7i6861 x 1533106615.08. 13:29
r5s6ppc1 x 153313315.08. 13:47
r7s4arm​v7l1 x 153634815.08. 13:57
r5s5sarm​v7l1 x 160060015.08. 13:44
r5s5arm​v7l1 x 160059715.08. 13:43
r2s3arm​v7l1 x 160049515.08. 13:23
r9s8arm​v7l1 x 160059715.08. 02:10
r9s8sarm​v7l1 x 160059715.08. 14:13
r7s2i6861 x 1600119715.08. 13:54
rbs8arm​v7l2 x 1666265015.08. 14:22
r7s3arm​v6l1 x 1700515.08. 13:56
r2s2arm​v7l1 x 172049915.08. 13:23
r4s2sarm​v7l1 x 180039815.08. 13:34
r4s2arm​v7l1 x 180039815.08. 13:32
r2s4mips​641 x 180053115.08. 13:24
rbs3arm​v7l4 x 190015215.08. 14:18
rbs7arm​v7l4 x 19962415.08. 14:21
rbs7sarm​v7l4 x 1996632415.08. 14:22
r9s4i6861 x 21000399015.08. 14:10
ras6sarm​v7l1 x 11000198715.08. 14:16
ras6arm​v7l1 x 11000198715.08. 14:15
r7s8arm​v7l1 x 1100079615.08. 14:01
ras5arm​v7l2 x 110002415.08. 14:15
rbs2i6861 x 11000199915.08. 14:18
r7s6arm​v7l1 x 1100039815.08. 13:58
ras5sarm​v7l2 x 110002415.08. 14:15
r7s8sarm​v7l1 x 1100079615.08. 14:02
r9s7arm​v7l2 x 11000015.08. 14:12
ras2x86_​642 x 11067426615.08. 14:14
rcs4x86_​642 x 11100437815.08. 14:28
r6s4x86_​642 x 11100437615.08. 13:51
r9s1sx86_​642 x 11140399915.08. 14:08
r4s4ppc4 x 1120049815.08. 13:36
rbs3sarm​v7l4 x 1120022815.08. 14:19
r1s5ppc2 x 1120040015.08. 13:21
r7s3sarm​v7l4 x 1120015215.08. 13:57
rbs4x86_​644 x 11200960015.08. 14:19
r4s4sppc4 x 11200960006.08. 11:25
ras3sarm​v7l8 x 1130074421.05. 14:08
r7s5i6861 x 11300259315.08. 13:58
rbs6sx86_​642 x 11333533215.08. 14:21
r9s4sx86_​642 x 11333534715.08. 14:10
rcs3i6862 x 11400558815.08. 14:26
r3s4x86_​641 x 21400560015.08. 13:28
ras1i6861 x 11400279915.08. 14:13
rcs7sx86_​644 x 115001198015.08. 14:34
r2s6i6861 x 11500299915.08. 13:24
r6s5i6861 x 11500299215.08. 13:52
r3s2i6861 x 11530306115.08. 13:27
r7s7x86_​644 x 116001276715.08. 14:01
ras8sx86_​644 x 116001274815.08. 14:16
r6s6i6861 x 11600319115.08. 13:52
r4s5saarch​644 x 1160020015.08. 13:38
r5s3sx86_​644 x 116001274815.08. 13:42
r7s1x86_​644 x 116001283915.08. 13:54
r1s8i6861 x 21600639815.08. 13:22
r3s6x86_​641 x 11667333315.08. 13:28
r1s4x86_​642 x 216671333215.08. 13:20
r6s2x86_​642 x 11667957815.08. 13:50
r6s0x86_​642 x 10 x 2170013614015.08. 13:50
rcs7x86_​642 x 218001440015.08. 14:33
r1s3x86_​641 x 11800359015.08. 13:20
r8s4si6864 x 118331466415.08. 14:05
r4s7i6864 x 118331466015.08. 13:38
r4s7sx86_​642 x 11833733015.08. 13:39
r8s4i6864 x 118331466415.08. 14:05
r8s8i6862 x 11900758715.08. 14:07
rbs6x86_​644 x 119151532415.08. 14:20
r2s6sx86_​644 x 119901597215.08. 01:21
rbs5i6862 x 12000799915.08. 14:20
r9s1x86_​642 x 12000399115.08. 14:08
r6s1x86_​642 x 12000798015.08. 13:50
ras3aarch​648 x 12000400015.08. 14:14
r5s3x86_​644 x 220003187215.08. 13:41
r8s2x86_​642 x 221001676015.08. 14:03
r8s2sx86_​642 x 221001676015.08. 14:04
r4s1sx86_​642 x 221001673815.08. 13:32
r1s1x86_​642 x 16 x 1210013436815.08. 13:19
r1s6x86_​642 x 221301702415.08. 13:21
r5s0x86_​642 x 222001758415.08. 13:40
r6s3x86_​644 x 222003511215.08. 13:51
r6s8x86_​642 x 223001838215.08. 13:53
r4s0x86_​642 x 223001840015.08. 13:31
r0s1x86_​642 x 223001840015.08. 13:10
r7s0x86_​642 x 223001841715.08. 13:54
ras0x86_​642 x 223001841515.08. 14:13
r9s0x86_​642 x 223001841215.08. 14:07
r8s0x86_​642 x 223001841515.08. 14:02
r6s7i6862 x 12300917615.08. 13:53
r7s7sx86_​642 x 223001844815.08. 14:01
r3s1i6862 x 12400960015.08. 13:26
r1s2x86_​642 x 12400960015.08. 13:20
rcs0x86_​642 x 4 x 224007659215.08. 14:23
ras8i6862 x 125001077415.08. 14:16
r9s3x86_​644 x 225003670515.08. 14:09
rbs0i6862 x 225001759615.08. 14:17
r0s0x86_​644 x 225003999215.08. 13:10
r5s4x86_​642 x 225302026415.08. 13:42
r5s4si6862 x 225302026515.08. 13:43
r0s2x86_​644 x 126672127715.08. 13:11
r3s6sx86_​642 x 226672133215.08. 13:29
rcs8x86_​646 x 226706414015.08. 14:35
r9s2x86_​644 x 227004319215.08. 14:09
r9s5x86_​642 x 127001077815.08. 14:11
r5s2x86_​644 x 127002169915.08. 13:41
r4s1x86_​642 x 227002155415.08. 13:31
r8s7x86_​642 x 127001078015.08. 14:06
rcs5x86_​642 x 128001123215.08. 14:29
rcs5sx86_​642 x 128001123215.08. 14:31
r1s7arm​v6l1 x 1280053015.08. 13:22
rcs2x86_​642 x 128001123215.08. 14:25
r9s6x86_​642 x 230002396715.08. 14:12
r0s7x86_​646 x 230008017215.08. 13:17
r9s3sx86_​644 x 130002400015.08. 14:10
r2s0x86_​644 x 131002481715.08. 13:23
r1s0x86_​644 x 131002481515.08. 13:18
rbs1x86_​644 x 131002480015.08. 14:17
r3s8i6866 x 132003849815.08. 13:30
rcs3sx86_​644 x 233005269615.08. 14:26
r7s5sx86_​642 x 133001324805.02. 13:54
r8s7sx86_​642 x 133001324815.08. 14:06
r0s1sx86_​644 x 233005280015.08. 13:10
rcs8sx86_​644 x 233005279215.08. 14:35
r5s1i6864 x 233305318515.08. 13:40
r3s3x86_​646 x 233337999215.08. 13:27
r4s6x86_​644 x 234005431615.08. 13:38
r8s5i6864 x 234005440015.08. 14:05
r0s5sx86_​644 x 234005452815.08. 13:13
r9s5sx86_​644 x 234005455415.08. 14:11
rcs1x86_​646 x 234678337715.08. 14:25
r0s8sx86_​646 x 234708338815.08. 13:18
rcs6x86_​644 x 235006412815.08. 14:33
r8s3x86_​644 x 235005586415.08. 14:04
r0s6x86_​644 x 235005586415.08. 01:13
r0s5x86_​644 x 235005586415.08. 13:12
r3s0i6864 x 235005600015.08. 13:26
rcs0sx86_​648 x 136005779211.05. 14:21
r0s3x86_​646 x 236008638815.08. 13:11
r0s4x86_​642 x 237002952815.08. 13:12
r0s8x86_​6416 x 2370021715215.08. 13:17
r2s7x86_​644 x 137002960015.08. 13:25
r5s2sx86_​644 x 240006386312.04. 01:34
 

Valid XHTML 1.0 Transitional