You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-08-28 - 22:33
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Thu Aug 28, 2025 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
64479813200,1309rtkit-daemon4927-21kerneloops07:05:591
2805099710702,6cyclictest4927-21kerneloops09:21:283
2803199709698,9cyclictest4927-21kerneloops09:46:060
2805099708700,6cyclictest4927-21kerneloops12:23:373
2803799708701,6cyclictest4927-21kerneloops11:30:041
2803199708700,6cyclictest4927-21kerneloops09:25:350
2805099707700,6cyclictest4927-21kerneloops07:56:553
2803799707704,2cyclictest4927-21kerneloops10:38:291
2803199706696,8cyclictest4927-21kerneloops08:38:350
2804199705696,7cyclictest4927-21kerneloops12:14:372
2803799705701,2cyclictest4927-21kerneloops07:34:421
2803799705699,5cyclictest4927-21kerneloops08:21:161
2803799705698,6cyclictest4927-21kerneloops07:19:041
2805099704697,6cyclictest4927-21kerneloops11:08:123
2805099704696,6cyclictest4927-21kerneloops10:35:283
2804199704695,7cyclictest4927-21kerneloops10:03:492
2803799704698,5cyclictest4927-21kerneloops12:38:201
2803799704698,5cyclictest4927-21kerneloops08:28:411
2803199704696,6cyclictest4927-21kerneloops11:01:090
2805099703700,2cyclictest4927-21kerneloops11:20:443
2804199703694,7cyclictest4927-21kerneloops11:01:302
2804199703694,7cyclictest4927-21kerneloops08:40:532
2803799703701,1cyclictest4927-21kerneloops09:08:471
2803799703693,8cyclictest4927-21kerneloops12:15:091
2803199703696,5cyclictest4927-21kerneloops08:57:300
2803199703696,5cyclictest4927-21kerneloops08:57:300
2803199703694,7cyclictest4927-21kerneloops11:31:530
2803199703691,10cyclictest4927-21kerneloops10:07:310
2805099702695,5cyclictest4927-21kerneloops08:19:213
2804199702699,2cyclictest4927-21kerneloops08:12:442
2803799702700,1cyclictest4927-21kerneloops12:07:411
2803799702699,2cyclictest4927-21kerneloops10:07:201
2803799702699,2cyclictest4927-21kerneloops09:04:511
2803199702689,11cyclictest4927-21kerneloops12:00:320
2805099701695,5cyclictest4927-21kerneloops07:51:113
2805099701693,6cyclictest4927-21kerneloops09:41:183
2804199701695,5cyclictest4927-21kerneloops07:20:522
2804199701695,4cyclictest4927-21kerneloops10:47:402
2804199701694,6cyclictest4927-21kerneloops08:54:502
2803799701698,2cyclictest4927-21kerneloops12:33:081
2803199701693,6cyclictest4927-21kerneloops08:41:340
2804199700693,5cyclictest4927-21kerneloops08:15:342
2804199700690,8cyclictest4927-21kerneloops11:41:572
2803799700697,2cyclictest4927-21kerneloops09:10:021
2803199700692,6cyclictest4927-21kerneloops11:58:390
2805099699693,4cyclictest4927-21kerneloops07:11:573
2803799699696,2cyclictest4927-21kerneloops08:55:441
2803799699696,2cyclictest4927-21kerneloops08:55:431
2803799699695,2cyclictest4927-21kerneloops11:42:181
2803799699692,5cyclictest4927-21kerneloops07:38:261
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional