You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-12-03 - 23:55
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed Dec 03, 2025 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2891199803793,8cyclictest4927-21kerneloops10:03:172
2890399802794,6cyclictest4927-21kerneloops11:33:251
2890399799789,8cyclictest4927-21kerneloops11:08:091
2891599798791,5cyclictest4927-21kerneloops09:54:023
2891599798790,6cyclictest4927-21kerneloops12:13:413
2891599798790,6cyclictest4927-21kerneloops09:57:103
2891599797791,5cyclictest4927-21kerneloops10:45:483
2889499797793,2cyclictest4927-21kerneloops10:24:460
2891599796790,5cyclictest4927-21kerneloops07:16:033
2891599796789,5cyclictest4927-21kerneloops08:58:233
2890399796789,5cyclictest4927-21kerneloops12:36:451
2890399796789,5cyclictest4927-21kerneloops10:04:001
2890399796787,7cyclictest4927-21kerneloops12:00:521
2889499796787,7cyclictest4927-21kerneloops09:44:160
2889499796787,7cyclictest4927-21kerneloops09:44:160
2891599795788,5cyclictest4927-21kerneloops11:50:333
2891599795787,6cyclictest4927-21kerneloops08:33:043
2890399795787,6cyclictest4927-21kerneloops10:59:571
2890399795787,6cyclictest4927-21kerneloops09:08:521
2890399795787,6cyclictest4927-21kerneloops08:28:271
2891599794787,6cyclictest4927-21kerneloops07:59:153
2891599794787,5cyclictest4927-21kerneloops08:29:543
2890399794791,2cyclictest4927-21kerneloops11:20:471
2890399794787,5cyclictest4927-21kerneloops09:58:581
2890399794787,5cyclictest4927-21kerneloops07:22:581
2890399794786,6cyclictest4927-21kerneloops10:13:241
2889499794785,7cyclictest4927-21kerneloops12:14:130
2889499794784,8cyclictest4927-21kerneloops11:17:380
2889499794784,8cyclictest4927-21kerneloops11:17:380
2891599793789,2cyclictest4927-21kerneloops08:17:533
2891599793788,4cyclictest4927-21kerneloops07:11:473
2891599793786,5cyclictest4927-21kerneloops09:04:143
2891599793785,6cyclictest4927-21kerneloops09:13:433
2890399793785,6cyclictest4927-21kerneloops08:40:391
2891599792784,6cyclictest4927-21kerneloops09:37:263
2891199792785,5cyclictest4927-21kerneloops10:50:472
2891199792785,5cyclictest4927-21kerneloops10:27:142
2891199792782,8cyclictest4927-21kerneloops10:13:332
2890399792789,2cyclictest4927-21kerneloops11:53:371
2890399792789,2cyclictest4927-21kerneloops10:54:191
2890399792787,4cyclictest4927-21kerneloops07:41:161
2890399792785,5cyclictest4927-21kerneloops09:17:481
2890399792785,5cyclictest4927-21kerneloops08:07:301
2889499792785,5cyclictest4927-21kerneloops07:52:090
2891599791785,5cyclictest4927-21kerneloops11:29:323
2891599791783,6cyclictest4927-21kerneloops07:20:523
2891199791785,4cyclictest4927-21kerneloops07:33:012
2889499791784,6cyclictest4927-21kerneloops07:33:550
2889499791781,8cyclictest4927-21kerneloops12:23:240
2891599790783,6cyclictest4927-21kerneloops07:39:593
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional