You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-01-10 - 01:24
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Fri Jan 09, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
358299591581,8cyclictest4793-21kerneloops10:10:520
358899584577,6cyclictest4793-21kerneloops11:25:221
358299584573,9cyclictest4793-21kerneloops10:24:000
358899583575,6cyclictest4793-21kerneloops11:40:411
358899583575,6cyclictest4793-21kerneloops10:47:311
360399582575,5cyclictest4793-21kerneloops10:19:043
360399582573,7cyclictest4793-21kerneloops07:45:133
358299582573,7cyclictest4793-21kerneloops07:16:230
359599581571,8cyclictest4793-21kerneloops11:54:462
358299581571,8cyclictest4793-21kerneloops08:07:020
360399580571,7cyclictest4793-21kerneloops09:45:193
359599580573,5cyclictest4793-21kerneloops08:01:292
359599580572,6cyclictest4793-21kerneloops11:26:472
358899580573,5cyclictest4793-21kerneloops12:00:491
360399579572,6cyclictest4793-21kerneloops09:18:503
360399579572,6cyclictest4793-21kerneloops08:39:363
358899579576,2cyclictest4793-21kerneloops09:17:041
358899579576,2cyclictest4793-21kerneloops07:50:031
358899579573,5cyclictest4793-21kerneloops10:22:161
358899579571,6cyclictest4793-21kerneloops09:20:141
358299579572,6cyclictest4793-21kerneloops07:58:060
360399578573,4cyclictest4793-21kerneloops12:37:283
360399578572,4cyclictest4793-21kerneloops12:29:583
359599578571,5cyclictest4793-21kerneloops08:16:442
358899578570,6cyclictest4793-21kerneloops08:50:051
358299578570,6cyclictest4793-21kerneloops09:26:510
360399577572,4cyclictest4793-21kerneloops08:34:123
360399577571,4cyclictest4793-21kerneloops11:14:413
360399577570,6cyclictest4793-21kerneloops07:21:403
360399577568,7cyclictest4793-21kerneloops12:21:133
360399577568,7cyclictest4793-21kerneloops10:07:223
358899577570,6cyclictest4793-21kerneloops11:18:571
358899577570,5cyclictest4793-21kerneloops12:33:331
358899577570,5cyclictest4793-21kerneloops08:33:071
359599576570,5cyclictest4793-21kerneloops08:20:522
359599576569,5cyclictest4793-21kerneloops09:13:342
358899576573,2cyclictest4793-21kerneloops11:49:471
360399575573,1cyclictest4793-21kerneloops08:17:153
360399575572,1cyclictest4793-21kerneloops09:57:573
360399575569,5cyclictest4793-21kerneloops09:07:313
359599575572,2cyclictest4793-21kerneloops12:11:372
359599575572,2cyclictest4793-21kerneloops11:23:232
359599575572,2cyclictest4793-21kerneloops11:23:232
358299575571,2cyclictest4793-21kerneloops09:50:180
358299575568,5cyclictest4793-21kerneloops09:38:350
358299575568,5cyclictest4793-21kerneloops08:12:570
360399574572,1cyclictest4793-21kerneloops10:35:003
359599574572,1cyclictest4793-21kerneloops10:59:372
359599574564,8cyclictest4793-21kerneloops12:26:142
358899574571,2cyclictest4793-21kerneloops09:33:571
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional