You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-11-26 - 23:44
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed Nov 26, 2025 12:44:05)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2521799809801,6cyclictest4927-21kerneloops09:51:002
2522399798785,9cyclictest4927-21kerneloops07:22:303
2520799798787,9cyclictest4927-21kerneloops09:57:460
2521199797790,5cyclictest4927-21kerneloops09:42:501
2522399796791,4cyclictest4927-21kerneloops07:12:553
2522399796790,5cyclictest4927-21kerneloops09:39:273
2522399796788,6cyclictest4927-21kerneloops12:20:103
2521799796787,7cyclictest4927-21kerneloops11:38:102
2521799796787,7cyclictest4927-21kerneloops11:38:102
2522399795791,2cyclictest4927-21kerneloops10:59:073
2522399795790,4cyclictest4927-21kerneloops07:18:353
2522399795788,5cyclictest4927-21kerneloops12:03:233
2521799795787,6cyclictest4927-21kerneloops12:17:122
2521199795788,5cyclictest4927-21kerneloops12:16:301
2521199795786,7cyclictest4927-21kerneloops12:06:141
2520799795786,7cyclictest4927-21kerneloops11:23:240
2522399794787,6cyclictest4927-21kerneloops10:34:033
2522399794787,6cyclictest4927-21kerneloops07:57:033
2521799794785,7cyclictest4927-21kerneloops12:31:332
2520799794784,8cyclictest4927-21kerneloops08:40:410
2522399793785,6cyclictest4927-21kerneloops08:44:493
2520799793786,6cyclictest4927-21kerneloops10:30:550
2520799793783,8cyclictest4927-21kerneloops12:31:430
2520799793783,8cyclictest4927-21kerneloops10:57:200
2522399792785,6cyclictest4927-21kerneloops09:48:193
2522399792785,5cyclictest4927-21kerneloops08:10:173
2522399791787,2cyclictest4927-21kerneloops10:03:473
2522399791785,5cyclictest4927-21kerneloops08:58:533
2522399791783,7cyclictest4927-21kerneloops11:30:103
2522399791783,7cyclictest4927-21kerneloops11:30:103
2521799791783,6cyclictest4927-21kerneloops11:49:122
2521199791782,7cyclictest4927-21kerneloops12:34:131
2520799791783,6cyclictest4927-21kerneloops10:09:190
2520799791782,7cyclictest4927-21kerneloops12:00:040
2520799791781,8cyclictest4927-21kerneloops12:23:320
2520799791781,8cyclictest4927-21kerneloops09:41:150
2522399790787,2cyclictest4927-21kerneloops09:24:303
2522399790779,9cyclictest4927-21kerneloops11:04:253
2521799790781,7cyclictest4927-21kerneloops12:36:212
2521199790787,2cyclictest4927-21kerneloops10:30:131
2521199790786,2cyclictest4927-21kerneloops11:29:161
2521199790786,2cyclictest4927-21kerneloops08:09:141
2521199790781,7cyclictest4927-21kerneloops12:13:491
2520799790781,7cyclictest4927-21kerneloops07:58:160
2520799790781,7cyclictest4927-21kerneloops07:51:240
2520799790778,10cyclictest4927-21kerneloops11:29:380
2521799789783,4cyclictest4927-21kerneloops11:40:052
2521799789782,5cyclictest4927-21kerneloops11:55:272
2521799789781,6cyclictest4927-21kerneloops07:35:272
2521199789786,2cyclictest4927-21kerneloops07:27:321
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional