You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-06-04 - 00:01
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed Jun 03, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
1549899635628,5cyclictest4793-21kerneloops08:45:203
1549899634627,5cyclictest4793-21kerneloops11:37:063
1548499634630,2cyclictest4793-21kerneloops12:34:501
1548499634630,2cyclictest4793-21kerneloops12:34:491
1547799634625,7cyclictest4793-21kerneloops08:42:070
1548499633626,5cyclictest4793-21kerneloops11:01:371
1548499633625,6cyclictest4793-21kerneloops07:16:221
1547799633626,6cyclictest4793-21kerneloops07:19:160
1547799633624,7cyclictest4793-21kerneloops07:11:470
1549899632626,4cyclictest4793-21kerneloops08:39:163
1549899632624,6cyclictest4793-21kerneloops10:33:223
1549899632624,6cyclictest4793-21kerneloops09:20:043
1549899632623,7cyclictest4793-21kerneloops11:25:403
1549099632625,5cyclictest4793-21kerneloops09:24:162
1548499632626,5cyclictest4793-21kerneloops07:20:391
1548499632626,4cyclictest4793-21kerneloops08:10:271
1548499632625,5cyclictest4793-21kerneloops12:05:301
1548499632625,5cyclictest4793-21kerneloops07:27:211
1549899631626,4cyclictest4793-21kerneloops08:03:443
1549899631625,5cyclictest4793-21kerneloops07:24:543
1549899631623,6cyclictest4793-21kerneloops10:11:213
1549099631624,6cyclictest4793-21kerneloops12:03:342
1549099631624,5cyclictest4793-21kerneloops10:55:452
1548499631627,2cyclictest4793-21kerneloops10:53:261
1548499631627,2cyclictest4793-21kerneloops10:28:111
1548499631625,5cyclictest4793-21kerneloops09:36:281
1548499631625,5cyclictest4793-21kerneloops08:43:311
1548499631624,5cyclictest4793-21kerneloops10:23:121
1548499631624,5cyclictest4793-21kerneloops08:47:401
1548499631624,5cyclictest4793-21kerneloops08:39:061
1548499631623,6cyclictest4793-21kerneloops07:13:331
1547799631624,6cyclictest4793-21kerneloops11:45:230
1549899630628,1cyclictest4793-21kerneloops12:24:023
1549899630627,2cyclictest4793-21kerneloops11:09:143
1549899630622,6cyclictest4793-21kerneloops09:06:263
1548499630627,2cyclictest4793-21kerneloops11:05:441
1548499630626,2cyclictest4793-21kerneloops12:37:381
1548499630626,2cyclictest4793-21kerneloops11:46:061
1548499630622,6cyclictest4793-21kerneloops07:48:281
1547799630623,5cyclictest4793-21kerneloops08:02:510
1549899629627,1cyclictest4793-21kerneloops08:16:163
1549899629622,5cyclictest4793-21kerneloops07:13:433
1549099629622,5cyclictest4793-21kerneloops07:46:002
1548499629624,4cyclictest4793-21kerneloops08:07:381
1548499629622,5cyclictest4793-21kerneloops09:02:101
1548499629620,7cyclictest4793-21kerneloops08:22:421
1549899628625,2cyclictest4793-21kerneloops09:50:473
1549899628625,2cyclictest4793-21kerneloops09:39:373
1549899628624,3cyclictest4793-21kerneloops10:28:433
1549099628621,5cyclictest4793-21kerneloops11:47:062
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional