You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-11-13 - 18:23
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Thu Nov 13, 2025 12:44:03)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2634899803792,9cyclictest4927-21kerneloops09:28:150
2636599802792,8cyclictest4927-21kerneloops10:38:472
2637299800790,8cyclictest4927-21kerneloops10:38:583
2637299799795,2cyclictest4927-21kerneloops10:22:273
2634899799789,8cyclictest4927-21kerneloops10:58:170
2637299798789,7cyclictest4927-21kerneloops08:05:103
2635999797791,5cyclictest4927-21kerneloops10:29:291
2637299796792,2cyclictest4927-21kerneloops08:43:273
2637299796790,4cyclictest4927-21kerneloops12:27:223
2637299796788,6cyclictest4927-21kerneloops10:53:503
2635999796788,6cyclictest4927-21kerneloops10:49:461
2634899796789,5cyclictest4927-21kerneloops12:07:390
2637299795788,5cyclictest4927-21kerneloops10:11:183
2634899795785,8cyclictest4927-21kerneloops11:07:420
2637299794791,2cyclictest4927-21kerneloops07:10:143
2636599794788,5cyclictest4927-21kerneloops09:16:592
2636599794787,5cyclictest4927-21kerneloops11:10:092
2635999794785,7cyclictest4927-21kerneloops10:18:141
2637299793789,2cyclictest4927-21kerneloops10:40:343
2636599793786,5cyclictest4927-21kerneloops08:56:062
2634899793783,8cyclictest4927-21kerneloops11:52:200
2634899793782,9cyclictest4927-21kerneloops09:48:250
2636599792786,5cyclictest4927-21kerneloops10:06:522
2636599792786,5cyclictest4927-21kerneloops08:47:552
2636599792786,5cyclictest4927-21kerneloops07:32:452
2636599792785,6cyclictest4927-21kerneloops12:09:362
2636599792785,5cyclictest4927-21kerneloops09:00:592
2635999792785,5cyclictest4927-21kerneloops09:23:381
2634899792784,7cyclictest4927-21kerneloops10:11:490
2634899792780,10cyclictest4927-21kerneloops10:00:100
2637299791788,2cyclictest4927-21kerneloops11:27:283
2637299791784,6cyclictest4927-21kerneloops12:24:523
2637299791782,7cyclictest4927-21kerneloops08:11:473
2636599791788,2cyclictest4927-21kerneloops12:10:292
2636599791785,5cyclictest4927-21kerneloops10:56:502
2636599791784,6cyclictest4927-21kerneloops10:22:162
2636599791784,5cyclictest4927-21kerneloops12:37:402
2636599791783,6cyclictest4927-21kerneloops09:05:382
2635999791788,2cyclictest4927-21kerneloops12:39:491
2635999791782,7cyclictest4927-21kerneloops11:01:181
2635999791782,7cyclictest4927-21kerneloops09:36:021
2634899791782,7cyclictest4927-21kerneloops12:03:540
2636599790784,5cyclictest4927-21kerneloops12:30:432
2636599790784,5cyclictest4927-21kerneloops11:48:112
2636599790784,5cyclictest4927-21kerneloops11:24:022
2636599790783,5cyclictest4927-21kerneloops08:52:192
2634899790783,5cyclictest4927-21kerneloops08:08:050
2634899790781,7cyclictest4927-21kerneloops09:42:140
2634899790777,11cyclictest4927-21kerneloops10:44:270
2637299789783,5cyclictest4927-21kerneloops09:31:023
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional