You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-05-06 - 22:16
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed May 06, 2026 12:44:05)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
684599635628,5cyclictest4793-21kerneloops11:32:103
684599634627,5cyclictest4793-21kerneloops07:37:253
684599634626,6cyclictest4793-21kerneloops09:02:083
683299634628,5cyclictest4793-21kerneloops11:08:111
682799634622,10cyclictest4793-21kerneloops10:25:490
683299633626,5cyclictest4793-21kerneloops11:13:381
684599632623,7cyclictest4793-21kerneloops11:53:003
683999632624,7cyclictest4793-21kerneloops10:32:022
683299632625,5cyclictest4793-21kerneloops11:22:511
683299632625,5cyclictest4793-21kerneloops08:07:421
682799632624,6cyclictest4793-21kerneloops12:01:370
682799632623,7cyclictest4793-21kerneloops08:10:210
683299631625,5cyclictest4793-21kerneloops08:22:421
682799631623,6cyclictest4793-21kerneloops10:08:530
683999630624,5cyclictest4793-21kerneloops09:47:082
683299630622,6cyclictest4793-21kerneloops09:00:511
684599629619,8cyclictest4793-21kerneloops10:39:053
684599629619,8cyclictest4793-21kerneloops10:39:053
683999629622,6cyclictest4793-21kerneloops09:37:462
683299629627,1cyclictest4793-21kerneloops08:43:461
683299629623,5cyclictest4793-21kerneloops10:36:151
683299629623,5cyclictest4793-21kerneloops10:36:151
683299629623,5cyclictest4793-21kerneloops09:12:481
684599628626,1cyclictest4793-21kerneloops11:09:153
684599628625,2cyclictest4793-21kerneloops07:57:443
684599627619,6cyclictest4793-21kerneloops12:37:453
683999627621,5cyclictest4793-21kerneloops10:22:212
683299627624,2cyclictest4793-21kerneloops10:26:421
683299627624,2cyclictest4793-21kerneloops09:09:171
683299627621,5cyclictest4793-21kerneloops11:47:141
682799627625,1cyclictest4793-21kerneloops09:50:010
682799627620,6cyclictest4793-21kerneloops11:25:100
682799627620,6cyclictest4793-21kerneloops10:36:260
682799627620,6cyclictest4793-21kerneloops10:36:260
682799627620,6cyclictest4793-21kerneloops10:14:010
683999626624,1cyclictest4793-21kerneloops07:36:092
683999626623,2cyclictest4793-21kerneloops12:06:152
684599625622,2cyclictest4793-21kerneloops10:49:443
683999625621,2cyclictest4793-21kerneloops10:11:532
683999625620,4cyclictest4793-21kerneloops09:01:352
683299625617,7cyclictest4793-21kerneloops10:30:251
683299625615,8cyclictest4793-21kerneloops10:47:171
682799625616,7cyclictest4793-21kerneloops09:56:030
684599624621,1cyclictest4793-21kerneloops09:58:443
684599624616,6cyclictest4793-21kerneloops09:07:293
684599624615,7cyclictest4793-21kerneloops12:16:113
683999624621,2cyclictest4793-21kerneloops08:03:342
683999624621,2cyclictest4793-21kerneloops07:22:062
683999624616,7cyclictest4793-21kerneloops09:13:102
683999624616,6cyclictest4793-21kerneloops08:40:562
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional