You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-05-28 - 00:14
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed May 27, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
1327699637633,2cyclictest4793-21kerneloops09:25:420
1328899635625,8cyclictest4793-21kerneloops12:29:132
1329399634624,8cyclictest4793-21kerneloops12:37:473
1329399633627,5cyclictest4793-21kerneloops10:09:193
1329399633626,6cyclictest4793-21kerneloops09:10:383
1328099633627,5cyclictest4793-21kerneloops09:08:221
1328099633627,4cyclictest4793-21kerneloops09:01:351
1327699633625,6cyclictest4793-21kerneloops12:29:030
1328099632628,2cyclictest4793-21kerneloops12:20:341
1327699632624,6cyclictest4793-21kerneloops10:52:150
1327699632623,7cyclictest4793-21kerneloops11:28:120
1328099631626,4cyclictest4793-21kerneloops08:54:531
1328099631623,6cyclictest4793-21kerneloops08:18:521
1327699631623,7cyclictest4793-21kerneloops07:40:500
1329399630627,2cyclictest4793-21kerneloops07:51:053
1329399630624,5cyclictest4793-21kerneloops11:02:463
1328899630623,5cyclictest4793-21kerneloops08:52:312
1328899630622,6cyclictest4793-21kerneloops08:21:122
1328099630627,2cyclictest4793-21kerneloops08:23:401
1328099630623,5cyclictest4793-21kerneloops11:50:261
1328099630622,6cyclictest4793-21kerneloops09:55:481
1328099630622,6cyclictest4793-21kerneloops08:42:311
1328899629623,4cyclictest4793-21kerneloops09:15:052
1328899629622,5cyclictest4793-21kerneloops08:37:532
1327699629619,8cyclictest4793-21kerneloops12:34:220
1328899628622,4cyclictest4793-21kerneloops09:38:442
1327699628625,2cyclictest4793-21kerneloops12:35:050
1327699628619,7cyclictest4793-21kerneloops09:36:240
1329399627624,2cyclictest4793-21kerneloops10:29:163
1329399627624,2cyclictest4793-21kerneloops08:55:253
1328899627624,2cyclictest4793-21kerneloops09:46:002
1328899627619,6cyclictest4793-21kerneloops08:30:002
1328099627625,1cyclictest4793-21kerneloops07:32:151
1328099627622,4cyclictest4793-21kerneloops09:43:031
1328099627621,5cyclictest4793-21kerneloops10:07:531
1328099627621,5cyclictest4793-21kerneloops09:17:231
1327699627618,7cyclictest4793-21kerneloops10:39:120
1329399626623,2cyclictest4793-21kerneloops09:49:423
1328899626622,2cyclictest4793-21kerneloops10:21:052
1328899626620,5cyclictest4793-21kerneloops11:41:532
1328899626618,6cyclictest4793-21kerneloops07:55:372
1327699626618,6cyclictest4793-21kerneloops09:51:090
1327699626612,12cyclictest4793-21kerneloops09:23:220
1329399625617,7cyclictest4793-21kerneloops08:13:123
1328899625621,2cyclictest4793-21kerneloops10:14:162
1328899625620,4cyclictest4793-21kerneloops07:49:482
1328899625619,5cyclictest4793-21kerneloops08:26:352
1328899625619,4cyclictest4793-21kerneloops08:09:142
1328899625617,6cyclictest4793-21kerneloops07:42:492
1328099625623,1cyclictest4793-21kerneloops11:21:361
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional