You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-04-13 - 20:34
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Mon Apr 13, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
806499633625,6cyclictest4793-21kerneloops09:10:193
805699633625,6cyclictest4793-21kerneloops08:58:362
804799633624,7cyclictest4793-21kerneloops11:15:411
806499632626,5cyclictest4793-21kerneloops10:08:303
806499632625,5cyclictest4793-21kerneloops08:55:223
806499632624,6cyclictest4793-21kerneloops11:46:563
805699632625,6cyclictest4793-21kerneloops12:07:042
804799632624,6cyclictest4793-21kerneloops07:35:011
806499631627,2cyclictest4793-21kerneloops10:51:323
806499631627,2cyclictest4793-21kerneloops08:15:003
806499631623,7cyclictest4793-21kerneloops09:50:203
806499631621,8cyclictest4793-21kerneloops11:38:583
804799631625,4cyclictest4793-21kerneloops07:34:171
804399631622,8cyclictest4793-21kerneloops12:24:320
806499630626,2cyclictest4793-21kerneloops10:04:343
806499630620,8cyclictest4793-21kerneloops10:42:393
806499629622,6cyclictest4793-21kerneloops11:57:073
805699629624,4cyclictest4793-21kerneloops09:44:072
805699629624,4cyclictest4793-21kerneloops09:44:072
805699629624,4cyclictest4793-21kerneloops09:33:182
804799629623,5cyclictest4793-21kerneloops10:24:591
804799629622,5cyclictest4793-21kerneloops08:31:341
804399629621,6cyclictest4793-21kerneloops10:40:020
806499628626,1cyclictest4793-21kerneloops10:49:563
806499628623,4cyclictest4793-21kerneloops07:31:143
806499628622,5cyclictest4793-21kerneloops09:41:293
806499628622,5cyclictest4793-21kerneloops09:41:293
806499628621,5cyclictest4793-21kerneloops07:43:583
805699628620,6cyclictest4793-21kerneloops09:51:362
805699628620,6cyclictest4793-21kerneloops07:22:062
804399628625,2cyclictest4793-21kerneloops08:11:590
804399628619,7cyclictest4793-21kerneloops08:59:500
806499627621,5cyclictest4793-21kerneloops12:10:183
806499627620,5cyclictest4793-21kerneloops08:07:553
805699627625,1cyclictest4793-21kerneloops09:49:252
805699627624,2cyclictest4793-21kerneloops12:25:562
805699627624,2cyclictest4793-21kerneloops12:12:032
805699627623,2cyclictest4793-21kerneloops07:47:132
805699627621,4cyclictest4793-21kerneloops09:26:052
804799627619,6cyclictest4793-21kerneloops12:11:531
804399627624,2cyclictest4793-21kerneloops09:21:030
806499626624,1cyclictest4793-21kerneloops08:22:163
806499626621,4cyclictest4793-21kerneloops07:52:003
806499626618,6cyclictest4793-21kerneloops10:11:093
805699626623,2cyclictest4793-21kerneloops11:00:142
805699626623,2cyclictest4793-21kerneloops10:46:352
805699626620,4cyclictest4793-21kerneloops12:04:022
805699626619,6cyclictest4793-21kerneloops10:35:472
804799626623,2cyclictest4793-21kerneloops10:50:171
804799626623,2cyclictest4793-21kerneloops09:13:041
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional