You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-04-27 - 20:56
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Mon Apr 27, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2666399640636,2cyclictest4793-21kerneloops11:29:510
2667499636627,7cyclictest4793-21kerneloops09:45:451
2668799634626,6cyclictest4793-21kerneloops09:09:393
2668799633627,5cyclictest4793-21kerneloops08:18:303
2667499633627,4cyclictest4793-21kerneloops07:20:481
2667499633626,6cyclictest4793-21kerneloops07:17:131
2666399633625,6cyclictest4793-21kerneloops11:55:030
2666399633625,6cyclictest4793-21kerneloops09:51:200
2668799632626,5cyclictest4793-21kerneloops07:25:353
2668799632626,4cyclictest4793-21kerneloops11:39:133
2668799632624,6cyclictest4793-21kerneloops08:01:213
2667499632626,4cyclictest4793-21kerneloops11:05:061
2666399632626,5cyclictest4793-21kerneloops07:11:310
2666399632624,7cyclictest4793-21kerneloops10:00:320
2668799631626,4cyclictest4793-21kerneloops07:49:473
2667499631628,2cyclictest4793-21kerneloops07:46:231
2666399631627,3cyclictest4793-21kerneloops09:37:560
2668799630627,2cyclictest4793-21kerneloops11:26:213
2668799630621,7cyclictest4793-21kerneloops09:14:283
2667499630628,1cyclictest4793-21kerneloops10:10:321
2667499630627,2cyclictest4793-21kerneloops10:22:041
2666399630623,6cyclictest4793-21kerneloops08:01:330
2668799629624,4cyclictest4793-21kerneloops09:49:443
2668799629622,6cyclictest4793-21kerneloops09:30:033
2668099629619,8cyclictest4793-21kerneloops10:04:302
2667499629622,5cyclictest4793-21kerneloops10:39:271
2666399629619,8cyclictest4793-21kerneloops09:28:470
2666399629619,8cyclictest4793-21kerneloops08:28:040
2668799628622,5cyclictest4793-21kerneloops10:22:253
2668799628621,6cyclictest4793-21kerneloops12:28:213
2668799628621,5cyclictest4793-21kerneloops12:34:353
2668799628619,7cyclictest4793-21kerneloops11:07:343
2668099628623,4cyclictest4793-21kerneloops09:36:182
2666399628622,5cyclictest4793-21kerneloops10:23:300
2666399628621,6cyclictest4793-21kerneloops12:14:310
2666399628619,8cyclictest4793-21kerneloops09:16:150
2668799627619,6cyclictest4793-21kerneloops07:56:413
2668099627625,1cyclictest4793-21kerneloops09:33:132
2668099627624,2cyclictest4793-21kerneloops10:59:262
2668099627624,2cyclictest4793-21kerneloops08:15:492
2668099627624,2cyclictest4793-21kerneloops07:38:082
2667499626621,4cyclictest4793-21kerneloops07:38:191
2666399626619,6cyclictest4793-21kerneloops07:37:580
2668799625619,5cyclictest4793-21kerneloops12:10:483
2668099625622,2cyclictest4793-21kerneloops07:40:012
2667499625623,1cyclictest4793-21kerneloops09:52:151
2667499625622,2cyclictest4793-21kerneloops11:25:371
2667499625618,5cyclictest4793-21kerneloops12:11:291
2666399625622,2cyclictest4793-21kerneloops11:32:290
2666399625621,2cyclictest4793-21kerneloops09:56:300
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional