You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2025-12-11 - 04:24
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Thu Dec 11, 2025 00:44:06)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
1723799805796,7cyclictest4927-21kerneloops23:01:322
1724399800792,6cyclictest4927-21kerneloops00:36:443
1724399799791,6cyclictest4927-21kerneloops23:30:263
1724399799790,7cyclictest4927-21kerneloops00:00:413
1724399798791,5cyclictest4927-21kerneloops22:04:573
1724399798790,6cyclictest4927-21kerneloops21:41:023
1724399798790,6cyclictest4927-21kerneloops21:34:503
1724399798790,6cyclictest4927-21kerneloops00:23:353
1724399798789,7cyclictest4927-21kerneloops23:39:473
1723099798791,5cyclictest4927-21kerneloops19:13:561
1724399797790,5cyclictest4927-21kerneloops22:52:063
1724399797790,5cyclictest4927-21kerneloops22:35:333
1724399797790,5cyclictest4927-21kerneloops22:35:323
1724399797790,5cyclictest4927-21kerneloops20:56:153
1724399797790,5cyclictest4927-21kerneloops20:56:153
1724399797790,5cyclictest4927-21kerneloops20:31:343
1724399797789,7cyclictest4927-21kerneloops23:07:243
1724399797789,6cyclictest4927-21kerneloops23:45:403
1724399797789,6cyclictest4927-21kerneloops22:25:573
1724399797789,6cyclictest4927-21kerneloops21:10:443
1724399797789,6cyclictest4927-21kerneloops19:23:313
1724399796790,4cyclictest4927-21kerneloops20:00:203
1724399796789,5cyclictest4927-21kerneloops20:44:373
1724399796789,5cyclictest4927-21kerneloops19:48:473
1724399796788,6cyclictest4927-21kerneloops20:36:283
1723099796790,5cyclictest4927-21kerneloops19:16:031
1723099796789,5cyclictest4927-21kerneloops20:35:121
1724399795789,5cyclictest4927-21kerneloops23:15:543
1724399795789,5cyclictest4927-21kerneloops21:59:073
1724399795789,5cyclictest4927-21kerneloops00:13:393
1724399795789,5cyclictest4927-21kerneloops00:13:393
1724399795788,5cyclictest4927-21kerneloops19:55:033
1724399795788,5cyclictest4927-21kerneloops19:25:273
1724399795788,5cyclictest4927-21kerneloops19:25:263
1724399795787,6cyclictest4927-21kerneloops21:50:383
1724399795787,6cyclictest4927-21kerneloops20:23:103
1723099795788,5cyclictest4927-21kerneloops20:07:291
1723099795788,5cyclictest4927-21kerneloops19:39:191
1724399794788,5cyclictest4927-21kerneloops23:00:493
1724399794788,5cyclictest4927-21kerneloops21:25:003
1724399794786,7cyclictest4927-21kerneloops00:29:353
1723799794788,4cyclictest4927-21kerneloops00:05:402
1723099794788,5cyclictest4927-21kerneloops22:51:241
1723099794785,7cyclictest4927-21kerneloops22:12:311
1722399794786,6cyclictest4927-21kerneloops21:08:160
1722399794786,6cyclictest4927-21kerneloops20:32:160
1723099793786,5cyclictest4927-21kerneloops21:06:121
1724399792786,5cyclictest4927-21kerneloops19:39:523
1724399792785,5cyclictest4927-21kerneloops19:44:153
1723799792787,4cyclictest4927-21kerneloops20:01:042
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional