You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2024-04-25 - 01:32
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed Apr 24, 2024 12:44:03)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2133399629618,9cyclictest4927-21kerneloops09:18:410
2133999611603,6cyclictest4927-21kerneloops11:48:441
2135299610604,4cyclictest4927-21kerneloops10:57:563
2135299610603,5cyclictest4927-21kerneloops12:29:403
2133999610602,6cyclictest4927-21kerneloops12:31:031
2135299609602,5cyclictest4927-21kerneloops11:48:113
2134599608600,6cyclictest4927-21kerneloops12:04:592
2133999608600,6cyclictest4927-21kerneloops12:00:111
2133999608599,7cyclictest4927-21kerneloops11:02:341
2135299607603,2cyclictest4927-21kerneloops09:12:203
2134599606599,6cyclictest4927-21kerneloops09:29:552
2134599606598,7cyclictest4927-21kerneloops11:25:382
2133999606599,5cyclictest4927-21kerneloops08:29:461
2133399606600,5cyclictest4927-21kerneloops09:02:520
2133399606598,6cyclictest4927-21kerneloops08:27:170
2133399606595,9cyclictest4927-21kerneloops11:55:160
2135299605599,4cyclictest4927-21kerneloops08:40:043
2135299605598,5cyclictest4927-21kerneloops10:38:203
2134599605598,5cyclictest4927-21kerneloops08:42:442
2133999605601,2cyclictest4927-21kerneloops10:15:281
2133999605598,5cyclictest4927-21kerneloops09:10:001
2133999605597,6cyclictest4927-21kerneloops10:24:511
2133999605597,6cyclictest4927-21kerneloops10:13:021
2133399605599,5cyclictest4927-21kerneloops08:52:400
2134599604600,2cyclictest4927-21kerneloops09:32:122
2133999604597,6cyclictest4927-21kerneloops08:13:371
2133999604596,6cyclictest4927-21kerneloops08:16:091
2133999604596,6cyclictest4927-21kerneloops07:51:251
2133399604597,6cyclictest4927-21kerneloops10:32:100
2135299603596,6cyclictest4927-21kerneloops11:02:033
2135299603596,5cyclictest4927-21kerneloops07:15:273
2134599603597,5cyclictest4927-21kerneloops09:20:592
2134599603596,6cyclictest4927-21kerneloops07:51:472
2134599603596,5cyclictest4927-21kerneloops11:21:142
2133999603599,2cyclictest4927-21kerneloops10:43:081
2133999603595,6cyclictest4927-21kerneloops10:26:061
2133399603600,2cyclictest4927-21kerneloops07:43:560
2135299602597,4cyclictest4927-21kerneloops12:19:223
2135299602596,5cyclictest4927-21kerneloops11:36:113
2135299602596,5cyclictest4927-21kerneloops10:24:183
2135299602595,5cyclictest4927-21kerneloops08:32:483
2134599602599,2cyclictest4927-21kerneloops10:34:062
2134599602599,2cyclictest4927-21kerneloops09:55:002
2134599602599,2cyclictest4927-21kerneloops07:46:142
2133999602596,4cyclictest4927-21kerneloops09:04:301
2133399602595,5cyclictest4927-21kerneloops07:16:190
2135299601597,2cyclictest4927-21kerneloops11:07:313
2135299601593,6cyclictest4927-21kerneloops08:54:263
2135299601592,7cyclictest4927-21kerneloops10:53:583
2134599601595,5cyclictest4927-21kerneloops12:23:192
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional