You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-09-24 - 07:58
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Thu Sep 24, 2026 00:44:05)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2228099670662,6cyclictest4793-21kerneloops22:30:352
2227199666657,7cyclictest4793-21kerneloops22:23:111
2228699663656,5cyclictest4793-21kerneloops20:10:283
2228699663655,6cyclictest4793-21kerneloops19:33:323
2228699663654,7cyclictest4793-21kerneloops21:37:083
2227199663656,5cyclictest4793-21kerneloops23:37:021
2227199663655,6cyclictest4793-21kerneloops19:39:151
2227199663655,6cyclictest4793-21kerneloops19:16:571
2227199663655,6cyclictest4793-21kerneloops19:10:391
2228099662654,6cyclictest4793-21kerneloops21:29:452
2227199662655,5cyclictest4793-21kerneloops20:38:241
2227199662654,6cyclictest4793-21kerneloops23:04:121
2227199662654,6cyclictest4793-21kerneloops20:12:571
2226599662652,8cyclictest4793-21kerneloops21:43:470
2226599662651,9cyclictest4793-21kerneloops22:48:530
2228099661655,5cyclictest4793-21kerneloops00:12:182
2227199661655,5cyclictest4793-21kerneloops20:34:461
2226599661653,7cyclictest4793-21kerneloops20:45:330
2226599661653,6cyclictest4793-21kerneloops23:45:090
2228699660653,6cyclictest4793-21kerneloops23:56:523
2227199660654,5cyclictest4793-21kerneloops23:40:571
2227199660653,5cyclictest4793-21kerneloops19:40:291
2228699659651,6cyclictest4793-21kerneloops00:05:543
2227199659654,4cyclictest4793-21kerneloops20:21:061
2227199659652,5cyclictest4793-21kerneloops21:32:541
2226599659652,6cyclictest4793-21kerneloops19:34:140
2226599659651,6cyclictest4793-21kerneloops23:07:120
2228699658656,1cyclictest4793-21kerneloops22:28:383
2228699658652,5cyclictest4793-21kerneloops23:07:233
2228099658652,5cyclictest4793-21kerneloops00:39:062
2227199658649,7cyclictest4793-21kerneloops22:01:381
2226599658651,5cyclictest4793-21kerneloops20:43:330
2227199657654,2cyclictest4793-21kerneloops19:27:271
2227199657653,2cyclictest4793-21kerneloops20:27:391
2227199657651,5cyclictest4793-21kerneloops20:50:431
2228699656653,2cyclictest4793-21kerneloops20:35:073
2227199656649,5cyclictest4793-21kerneloops21:37:201
2228699655647,6cyclictest4793-21kerneloops20:59:473
2228099655649,5cyclictest4793-21kerneloops22:19:552
2228099655649,5cyclictest4793-21kerneloops20:13:392
2227199655651,2cyclictest4793-21kerneloops23:06:281
2228699654650,2cyclictest4793-21kerneloops22:38:113
2228699654648,4cyclictest4793-21kerneloops23:24:493
2228699654644,8cyclictest4793-21kerneloops00:24:443
2228699654644,8cyclictest4793-21kerneloops00:24:443
2228099654652,1cyclictest4793-21kerneloops23:44:152
2228099654648,5cyclictest4793-21kerneloops22:46:372
2228699653647,5cyclictest4793-21kerneloops00:02:123
2228699652649,2cyclictest4793-21kerneloops23:18:503
2228699652645,5cyclictest4793-21kerneloops23:33:173
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional