You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-11-23 - 22:34
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Sun Nov 23, 2025 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
3229799798792,5cyclictest4927-21kerneloops07:58:441
3231199797790,6cyclictest4927-21kerneloops12:29:243
3229799797791,5cyclictest4927-21kerneloops07:35:471
3229799797790,5cyclictest4927-21kerneloops10:00:441
3231199796790,5cyclictest4927-21kerneloops09:42:353
3229799796791,4cyclictest4927-21kerneloops08:28:001
3229799796789,5cyclictest4927-21kerneloops10:35:271
3231199795788,6cyclictest4927-21kerneloops11:14:343
3229799795789,5cyclictest4927-21kerneloops12:29:031
3229799795788,6cyclictest4927-21kerneloops12:14:301
3229399795787,6cyclictest4927-21kerneloops11:37:540
3229399795787,6cyclictest4927-21kerneloops09:05:510
3229399795786,7cyclictest4927-21kerneloops10:15:460
3231199794787,6cyclictest4927-21kerneloops12:09:233
3231199794787,6cyclictest4927-21kerneloops08:34:023
3230699794788,4cyclictest4927-21kerneloops07:58:552
3230699794787,5cyclictest4927-21kerneloops07:44:042
3229799794787,6cyclictest4927-21kerneloops11:49:411
3229799794787,5cyclictest4927-21kerneloops08:19:451
3229399794787,6cyclictest4927-21kerneloops08:19:340
3229399794785,7cyclictest4927-21kerneloops12:39:520
3231199793790,2cyclictest4927-21kerneloops08:00:213
3231199793787,5cyclictest4927-21kerneloops11:33:073
3231199793786,6cyclictest4927-21kerneloops11:24:033
3231199793786,6cyclictest4927-21kerneloops09:23:023
3231199793783,8cyclictest4927-21kerneloops11:29:113
3229799793789,2cyclictest4927-21kerneloops10:46:541
3229399793783,8cyclictest4927-21kerneloops09:24:590
3229799792786,5cyclictest4927-21kerneloops11:24:251
3229799792786,5cyclictest4927-21kerneloops11:04:461
3229399792785,6cyclictest4927-21kerneloops11:42:060
3229399792784,6cyclictest4927-21kerneloops11:55:300
3229399792782,8cyclictest4927-21kerneloops09:35:330
3231199791784,5cyclictest4927-21kerneloops11:46:333
3230699791784,6cyclictest4927-21kerneloops10:29:462
3229799791784,6cyclictest4927-21kerneloops11:55:421
3229799791783,6cyclictest4927-21kerneloops11:26:511
3231199790782,6cyclictest4927-21kerneloops07:17:283
3230699790781,7cyclictest4927-21kerneloops09:05:192
3229399790783,6cyclictest4927-21kerneloops08:01:120
3229399790783,5cyclictest4927-21kerneloops07:49:350
3229399790782,6cyclictest4927-21kerneloops10:03:270
3231199789782,5cyclictest4927-21kerneloops09:39:573
3231199789782,5cyclictest4927-21kerneloops09:15:443
3230699789781,6cyclictest4927-21kerneloops07:36:402
3229799789781,6cyclictest4927-21kerneloops08:12:521
3229399789786,2cyclictest4927-21kerneloops07:37:540
3229399789782,5cyclictest4927-21kerneloops08:26:230
3229399789782,5cyclictest4927-21kerneloops07:26:230
3231199788782,4cyclictest4927-21kerneloops11:07:343
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional