You are here: Home / Technical Services / OSADL QA Farm Real-time / 
2026-04-30 - 21:30
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Thu Apr 30, 2026 12:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
1006299636627,7cyclictest4793-21kerneloops07:58:331
1005599636627,7cyclictest4793-21kerneloops10:46:510
1007699633626,6cyclictest4793-21kerneloops12:05:263
1006299633627,5cyclictest4793-21kerneloops07:25:251
1006299633627,4cyclictest4793-21kerneloops10:30:491
1006299633626,5cyclictest4793-21kerneloops11:47:561
1007699632625,6cyclictest4793-21kerneloops10:17:493
1005599632625,6cyclictest4793-21kerneloops10:06:490
1006899631625,4cyclictest4793-21kerneloops09:26:552
1005599631623,6cyclictest4793-21kerneloops11:24:200
1006899629622,6cyclictest4793-21kerneloops09:57:412
1006899629621,6cyclictest4793-21kerneloops12:10:122
1005599629626,2cyclictest4793-21kerneloops09:22:320
1005599629622,6cyclictest4793-21kerneloops11:09:010
1006299628625,1cyclictest4793-21kerneloops11:50:361
1006299628625,1cyclictest4793-21kerneloops09:13:141
1006299628624,2cyclictest4793-21kerneloops10:13:031
1005599628621,5cyclictest4793-21kerneloops10:21:420
1007699627620,5cyclictest4793-21kerneloops10:24:003
1006899627625,1cyclictest4793-21kerneloops08:05:032
1006299627621,4cyclictest4793-21kerneloops10:36:251
1006299627621,4cyclictest4793-21kerneloops07:53:451
1006299627619,6cyclictest4793-21kerneloops08:26:451
1005599627625,1cyclictest4793-21kerneloops11:51:200
1005599627625,1cyclictest4793-21kerneloops09:15:210
1005599627619,7cyclictest4793-21kerneloops12:01:080
1007699626623,2cyclictest4793-21kerneloops10:29:243
1006299626623,1cyclictest4793-21kerneloops11:13:401
1006299626619,5cyclictest4793-21kerneloops08:02:001
1005599626619,5cyclictest4793-21kerneloops10:02:260
1006899625623,1cyclictest4793-21kerneloops10:37:382
1006899625619,5cyclictest4793-21kerneloops09:11:352
1006899625617,7cyclictest4793-21kerneloops11:56:292
1006899625617,6cyclictest4793-21kerneloops12:02:562
1006899625617,6cyclictest4793-21kerneloops10:23:172
1006899625616,7cyclictest4793-21kerneloops11:33:542
1006299625623,1cyclictest4793-21kerneloops11:42:051
1006299625619,4cyclictest4793-21kerneloops09:32:041
1006299625617,6cyclictest4793-21kerneloops11:21:201
1006299625616,7cyclictest4793-21kerneloops08:40:111
1007699624622,1cyclictest4793-21kerneloops10:30:173
1007699624621,2cyclictest4793-21kerneloops12:17:303
1007699624613,7cyclictest4793-21kerneloops11:06:433
1006899624617,5cyclictest4793-21kerneloops09:41:052
1006899624616,6cyclictest4793-21kerneloops07:28:482
1006299624621,1cyclictest4793-21kerneloops11:25:531
1005599624622,1cyclictest4793-21kerneloops11:14:020
1006299623615,6cyclictest4793-21kerneloops09:46:281
1005599623615,6cyclictest4793-21kerneloops12:31:100
1005599623615,6cyclictest4793-21kerneloops07:16:070
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional