You are here: Home / Projects / QA Farm Realtime / Latency plots / 
2022-01-26 - 12:53

Intel(R) Core(TM) i3-2350M CPU @ 2.30GHz, Linux 4.18.7-rt5 (Profile)

Latency plot of system in rack #6, slot #8
Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Command line: cyclictest -l100000000 -m -Sp99 -i200 -h400 -q
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Wed Jan 26, 2022 00:44:54)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
2225999989979,8cyclictest6576-21kerneloops21:30:031
2225999976966,8cyclictest6576-21kerneloops22:36:021
2226199955944,8cyclictest6576-21kerneloops23:40:543
2226099955945,8cyclictest6576-21kerneloops22:04:282
2225999953945,6cyclictest6576-21kerneloops21:10:221
2225999952942,8cyclictest6576-21kerneloops22:45:271
2226199950942,6cyclictest6576-21kerneloops23:21:213
2225999950940,8cyclictest6576-21kerneloops21:23:381
2226199949942,5cyclictest6576-21kerneloops23:59:353
2226199949942,5cyclictest6576-21kerneloops20:47:173
2226199949942,5cyclictest6576-21kerneloops19:21:493
2226199949941,6cyclictest6576-21kerneloops20:26:563
2225999949941,6cyclictest6576-21kerneloops20:07:281
2226199948938,8cyclictest6576-21kerneloops22:50:283
2225999948941,5cyclictest6576-21kerneloops00:22:531
2225999948940,6cyclictest6576-21kerneloops19:26:111
2225999948939,7cyclictest6576-21kerneloops00:35:441
2225899948939,7cyclictest6576-21kerneloops21:02:470
2225999947943,2cyclictest6576-21kerneloops00:27:351
2225999947940,5cyclictest6576-21kerneloops20:21:331
2225899947939,6cyclictest6576-21kerneloops23:35:200
2226199946940,5cyclictest6576-21kerneloops19:31:273
2226199946939,5cyclictest6576-21kerneloops21:37:173
2226099946938,6cyclictest6576-21kerneloops23:29:332
2225999946943,2cyclictest6576-21kerneloops22:17:361
2225899946937,7cyclictest6576-21kerneloops23:02:240
2226199945938,5cyclictest6576-21kerneloops19:58:423
2226199945938,5cyclictest6576-21kerneloops19:14:323
2226199945937,6cyclictest6576-21kerneloops19:52:263
2226199945935,8cyclictest6576-21kerneloops22:57:553
2226099945939,5cyclictest6576-21kerneloops23:42:142
2226099945938,5cyclictest6576-21kerneloops21:49:582
2225999945939,5cyclictest6576-21kerneloops22:34:061
2225999945938,5cyclictest6576-21kerneloops21:26:541
2225899945937,6cyclictest6576-21kerneloops23:14:120
2226199944937,5cyclictest6576-21kerneloops00:13:503
2226099944936,6cyclictest6576-21kerneloops19:45:252
2225999944937,6cyclictest6576-21kerneloops21:18:151
2225999944937,5cyclictest6576-21kerneloops21:08:451
2226199943936,5cyclictest6576-21kerneloops20:02:473
2226199943936,5cyclictest6576-21kerneloops19:17:283
2226099943936,5cyclictest6576-21kerneloops23:07:272
2226099943934,7cyclictest6576-21kerneloops20:08:322
2225999943937,5cyclictest6576-21kerneloops23:09:191
2225999943936,5cyclictest6576-21kerneloops20:39:421
2225999943934,8cyclictest6576-21kerneloops22:01:181
2226199942935,5cyclictest6576-21kerneloops23:33:143
2226199942933,7cyclictest6576-21kerneloops23:48:543
2226099942939,2cyclictest6576-21kerneloops21:34:202
2226099942936,5cyclictest6576-21kerneloops20:43:522
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional