You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2025-12-05 - 13:24
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Fri Dec 05, 2025 00:44:05)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
1070399798789,7cyclictest4927-21kerneloops22:53:181
1071699797788,7cyclictest4927-21kerneloops21:46:543
1070399796790,4cyclictest4927-21kerneloops20:12:421
1071699795788,6cyclictest4927-21kerneloops23:09:143
1071699795787,6cyclictest4927-21kerneloops21:51:023
1071699795787,6cyclictest4927-21kerneloops19:24:013
1071199795788,5cyclictest4927-21kerneloops22:36:272
1070399795789,4cyclictest4927-21kerneloops19:31:501
1070399795786,7cyclictest4927-21kerneloops00:27:101
1071699794788,5cyclictest4927-21kerneloops21:33:123
1071699794788,5cyclictest4927-21kerneloops20:38:263
1071699794786,6cyclictest4927-21kerneloops21:01:293
1071699794786,6cyclictest4927-21kerneloops20:23:133
1071199794786,6cyclictest4927-21kerneloops00:26:072
1071699792785,6cyclictest4927-21kerneloops19:39:333
1069999792784,6cyclictest4927-21kerneloops21:42:000
1071699791783,6cyclictest4927-21kerneloops00:25:013
1071199791783,7cyclictest4927-21kerneloops22:07:092
1070399791787,2cyclictest4927-21kerneloops23:16:001
1070399791785,5cyclictest4927-21kerneloops00:05:091
1070399791785,5cyclictest4927-21kerneloops00:05:081
1070399791784,5cyclictest4927-21kerneloops19:47:461
1069999791782,7cyclictest4927-21kerneloops21:29:250
1071699790786,2cyclictest4927-21kerneloops23:53:363
1071699790786,2cyclictest4927-21kerneloops00:06:243
1071699790786,2cyclictest4927-21kerneloops00:06:233
1071699790781,7cyclictest4927-21kerneloops22:49:023
1071199790783,5cyclictest4927-21kerneloops20:23:342
1071199790781,7cyclictest4927-21kerneloops23:43:442
1070399790783,5cyclictest4927-21kerneloops21:16:191
1069999790782,6cyclictest4927-21kerneloops21:59:510
1071699789782,5cyclictest4927-21kerneloops20:50:523
1071699789782,5cyclictest4927-21kerneloops20:16:163
1071699789782,5cyclictest4927-21kerneloops00:28:043
1071199789784,4cyclictest4927-21kerneloops20:02:482
1071199789781,6cyclictest4927-21kerneloops19:57:372
1071199789780,7cyclictest4927-21kerneloops22:25:172
1070399789787,1cyclictest4927-21kerneloops20:07:471
1070399789782,5cyclictest4927-21kerneloops19:26:531
1069999789785,2cyclictest4927-21kerneloops20:57:010
1071199788780,6cyclictest4927-21kerneloops20:39:322
1070399788786,1cyclictest4927-21kerneloops20:28:431
1071199787784,2cyclictest4927-21kerneloops21:08:332
1071199787781,5cyclictest4927-21kerneloops23:25:062
1071199787781,5cyclictest4927-21kerneloops22:11:542
1071199787780,5cyclictest4927-21kerneloops19:28:162
1070399787780,6cyclictest4927-21kerneloops22:26:541
1071699786780,5cyclictest4927-21kerneloops23:39:163
1071699786778,6cyclictest4927-21kerneloops00:36:473
1071199786783,2cyclictest4927-21kerneloops19:13:192
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional