You are here: Home / Projects / OSADL QA Farm Real-time / Latency plots / 
2024-07-27 - 04:01
Click here to display the system's profile data or here to proceed to next system.
Click on a legend element to toggle display of that core, ctrl-click inverts display, shift-click enables all.

Data to construct the above plot have been generated using the RT test utility cyclictest.
Unexpectedly long latencies may be caused by SMIs
Total number of samples: 100 million
Resolution of latency scale: normal
Duration: 5 hours, 33 minutes, lowest P state: performance
Characteristics of the 50 highest latencies:
System rack6slot8.osadl.org (updated Sat Jul 27, 2024 00:44:04)
Delayed (victim)Switcher (culprit)TimestampCPU
PIDPrioTotal
latency
(µs)
T*(,W**)
latency
(µs)
CmdPIDPrioCmd
64479810970,1087rtkit-daemon4927-21kerneloops19:08:261
2824099658649,7cyclictest4927-21kerneloops19:14:351
2823699658646,8cyclictest4927-21kerneloops19:51:320
2825199657649,6cyclictest4927-21kerneloops22:39:212
2825799656650,5cyclictest4927-21kerneloops22:28:413
2825799656650,5cyclictest4927-21kerneloops22:04:033
2824099656651,4cyclictest4927-21kerneloops00:01:321
2825799655649,5cyclictest4927-21kerneloops21:59:373
2825799655649,5cyclictest4927-21kerneloops21:59:363
2825799655648,6cyclictest4927-21kerneloops20:11:303
2825799655647,6cyclictest4927-21kerneloops22:14:083
2825199655647,6cyclictest4927-21kerneloops22:26:552
2825199655647,6cyclictest4927-21kerneloops19:26:462
2824099655649,4cyclictest4927-21kerneloops22:25:401
2823699655646,7cyclictest4927-21kerneloops21:53:010
2825799654652,1cyclictest4927-21kerneloops23:45:343
2825799654649,4cyclictest4927-21kerneloops19:44:203
2824099654649,4cyclictest4927-21kerneloops21:11:541
2824099653646,5cyclictest4927-21kerneloops20:01:181
2824099653645,6cyclictest4927-21kerneloops20:51:481
2825799652649,2cyclictest4927-21kerneloops22:58:103
2825799652646,5cyclictest4927-21kerneloops22:06:293
2825799652644,6cyclictest4927-21kerneloops00:11:273
2825799652643,7cyclictest4927-21kerneloops19:10:053
2825199652646,4cyclictest4927-21kerneloops00:36:432
2825199652644,6cyclictest4927-21kerneloops19:11:322
2824099652645,5cyclictest4927-21kerneloops00:06:161
2823699652643,7cyclictest4927-21kerneloops21:31:070
2823699652642,8cyclictest4927-21kerneloops21:24:520
2825799651645,5cyclictest4927-21kerneloops23:51:483
2825199651647,2cyclictest4927-21kerneloops23:50:342
2824099651647,2cyclictest4927-21kerneloops23:43:281
2824099651645,4cyclictest4927-21kerneloops20:06:401
2824099651644,5cyclictest4927-21kerneloops21:20:341
2824099651644,5cyclictest4927-21kerneloops19:25:031
2824099651643,6cyclictest4927-21kerneloops00:21:511
2823699651644,5cyclictest4927-21kerneloops23:36:400
2825199650647,1cyclictest4927-21kerneloops20:59:242
2824099650647,2cyclictest4927-21kerneloops00:32:471
2824099650644,5cyclictest4927-21kerneloops19:58:371
2825799649643,5cyclictest4927-21kerneloops20:28:153
2825799649643,5cyclictest4927-21kerneloops00:05:573
2823699649640,7cyclictest4927-21kerneloops23:43:590
2823699649640,7cyclictest4927-21kerneloops21:14:150
2823699649635,10cyclictest4927-21kerneloops21:28:160
2825799648646,1cyclictest4927-21kerneloops20:18:383
2825799648643,4cyclictest4927-21kerneloops20:22:343
2825799648643,4cyclictest4927-21kerneloops00:20:053
2825799648642,5cyclictest4927-21kerneloops23:10:543
2825799648642,5cyclictest4927-21kerneloops22:37:343
*Timer  **Wakeup  (latency=timer+wakeup+contextswitch)

 

Valid XHTML 1.0 Transitional